Системный подход к снижению паразитных эффектов для широкополосного CMOS-переключателя SPDT с высокой изоляцией
A Systematic Approach to Mitigate Parasitics for Wide-Band High Isolation CMOS SPDT Switch
2024-07-22
SCID: 54.1/7fd63my5
Discuss with AI
180 нм triple-well CMOSSPDT переключательвыделение паразитиков (PEX)серийно-параллельная (series-shunt) топологиятехника плавающего резистивного спада корпуса (switched resistive body floating)
Figures from the paper
Abstract (AI)
В статье представлен SPDT-переключатель с серийно-параллельной (series-shunt) топологией, реализованный в 180 нм CMOS-технологии с тройной лужей (triple-well), использующий технику переключаемого резистивного плавающего подложечного соединения для достижения высокой изоляции. Применение полевых транзисторов с тройной лужей обеспечивает улучшенные характеристики по шуму, изоляции и широкополосной работе в диапазоне от 100 МГц до 5 ГГц. После извлечения паразитных элементов (parasitic extraction, PEX) выполнение спецификаций часто представляет собой задачу; поэтому реализованы различные приёмы компоновки для уменьшения влияния постмакетных паразитов. Предложенная схема обеспечивает коэффициент потерь вставки 0.956 дБ, коэффициент отражения 11.7 дБ, изоляцию лучше 45 дБ и мощность на 1 дБ компрессии (P1dB) 10.5 дБм после PEX при 2.6 ГГц.
Key Findings
1
После PEX на 2.6 ГГц дизайн достигает потерь включения (insertion loss) 0.956 дБ и коэффициента отражения (return loss) 11.7 дБ.
2
После PEX на 2.6 ГГц дизайн достигает изоляции лучше 45 дБ и выходной мощности при P1dB 10.5 дБм.
3
Применены различные методы компоновки для уменьшения пост-layout паразитных эффектов после извлечения паразитик (PEX).
4
Реализован SPDT переключатель серии-шунта в 180 нм triple-well CMOS с использованием переключаемого резистивного плавающего корпуса для высокой изоляции.
5
FET в triple-well обеспечивают улучшенный шум, изоляцию и широкополосную работу от 100 МГц до 5 ГГц.
Research Object
РФ-переключатель SPDT с серийно-шунтовой (series-shunt) топологией, реализованный в 180 нм triple-well CMOS-процессе с использованием техники переключаемого резистивного плавающего корпуса
Research Subject
Снижение влияния пост-layout паразитиков для обеспечения широкополосной (100 МГц–5 ГГц) высокой изоляции и низких потерь вставки (изоляция >45 дБ, IL ≈0,956 дБ, RL ≈11,7 дБ, P1dB 10,5 дмБ) посредством приёмов компоновки и использования FET в triple-well после извлечения паразитиков
Publication Details
Publication Date
2024-07-22
Journal
Publisher
ISSN
Cited by
4
Access Type
Author Information
Download PDF
Subscribe to digest